Technologie und Messtechnik für CMOS-Bauelemente

Worum geht's

Du vertiefst Kenntnisse zu industrienahen CMOS-Fertigungstechniken und lernst, fertig prozessierte 200‑mm‑Siliziumwafer mit MOSFETs, JFETs, Dioden, Kondensatoren und Teststrukturen elektrisch zu vermessen. Am Ende kannst Du Messdaten auswerten, Inhomogenitäten über den Wafer hinweg analysieren und Prozessoptimierungen ableiten sowie die Ergebnisse präsentieren.

Was du danach kannst

• Wesentliche Prozessschritte für MOSFETs, JFETs und klassische CMOS-Bauelemente beschreiben
• Messreihen zur Prozesscharakterisierung planen
• Wafer mit halbautomatischen Waferprobern selbstständig elektrisch charakterisieren
• Gewonnene Messdaten analytisch auswerten
• Inhomogenitäten in charakteristischen Größen auf Ursachen untersuchen
• Einen Bericht über mögliche Prozessoptimierungen verfassen
• Ergebnisse verständlich präsentieren

Aus was das Modul besteht

• Vorlesung/EinführungVermittlung klassischer CMOS-Fertigungstechniken und Führung durch Bereiche eines industrienahen Reinraums
• Praktikum/LaborElektrische Charakterisierung von Bauelementen auf Einzelchips oder 200‑mm‑Wafern mit halbautomatischen Waferprobern
• Auswertung/BerichtAnalyse der Messdaten, Aufbereitung und Erstellung eines schriftlichen Berichts
• PräsentationAbschließende Darstellung und Diskussion der Laborergebnisse

Lehrmethode

• PräsentationEinführung in Fertigungstechniken und theoretischen Hintergrund
• ReinraumführungAnschauliche Ergänzung zur Praxis und Ortseinblick in industrienahe Prozesse
• Gemeinsame VersuchsplanungStudierende erarbeiten Messpläne zusammen mit Betreuern
• Einweisung am Waferprober und LaborarbeitPraktische Durchführung der elektrischen Vermessungen
• Datenanalyse und BerichtserstellungSystematische Auswertung der Ergebnisse und Dokumentation
• AbschlussvortragSchulung der Präsentations- und Diskussionsfähigkeiten